IBMとSamsung、垂直トランジスタ設計によるブレイクスルーを発表、消費電力85%オフ性能2倍

カテゴリー:科学・技術・研究(記事数:592)



↑B


2021.12.16

IBMとSamsung、垂直トランジスタ設計によるブレイクスルーを発表、消費電力85%オフ性能2倍



これもしかして凄い話?動画見ても素人の俺には理解出来ないけど、感覚で推測すると縦方向にPとNを配置するからリソグラフィーで実現出来る横方向よりも集積性が上り、横の回路との絶縁性は何も無い空間たから電力ロスも少ない?

構造として特許は取れない気がする。製造方法特許になる?類似構造を別の方法で実現する抜け道は出てきそう。

ソニーのイメージセンサーにはこんなニュースが

Category:科学・技術・研究



コメント

いいっすね!=4
001 [12/17 00:06]b@OCN:サムスン、自力で新しい構造のトランジスタで生産するといってたのに、IBMと組んだのか。自力じゃ無理だったのかな?
002 [12/17 03:25]ふとまる@Enb:Samsungは結構前からプロセス開発をIBMに頼ってる。IBMがプロセス開発主導して実際の製造はSamsungが担当してる。
003 [12/17 12:57]あいす:垂直の方が2nm作るのは楽かもしれませんね。これで液浸露光の苦労が多少緩和されるのであればよいですが。 (1)
004 [12/17 13:02]あいす:横の分解能は1.5nmを目指して各社が一生懸命開発しているのでしょうが、そろそろプロセス的に厳しく積層方向に進んでいる。でも、平面方向の密度も上げたいという欲求から出てきた方法でしょうね。線幅を横分解能で作るのは露光プロセスの関係で難しくても、縦に薄いものなら作りやすい(原子1層でも場合によっては可能)から可能なのかも。 (1)
005 [12/17 19:02]b@OCN:>002 3nm MBCFET設計単独でやってて、ドヤってたんだけどね (1)
006 [12/18 11:40]ななしさそ★59:原理できたー、から量産に持ってたは10nm(インテルでの)あたりから物凄く難しいから、モノになったら大したモンだとは思うよ。TSMCだってEUVリソグラフをモノにするのに5年とか掛かって、その間量産レベルでシリコンウエハーを流していたらしいし。 とはいえ、それこそ超高純度フッ化水素酸とかでシリコンをガス化して積層とかになるんじゃないの?

名前 ↑B

コメント(※改行は省略されます)

※3回以上の連続書き込み不可
この記事のアクセス数: 本日の記事一覧に戻る


→カテゴリー:科学・技術・研究(記事数:592)
アクセス数の多い記事(過去1ヶ月)

すべて見る